首页 > 关键词 > 缓存

缓存

在电子工程世界为您找到如下关于“缓存”的新闻

集微网消息,近日英特尔去年六月宣布已设计完成的Ice Lake芯片出现在了跑分平台Geekbench上。由于并不是最后的成品,所以从成绩来看得分并不高,单核跑分为4151,多核得分为7945。        这款双核四线程芯片搭载了DDR4 SODIMM内 ,基频为2.6Ghz,一级指令 缓存容量依然是每核心32KB,一级数据 缓存则从...
类别:便携/移动产品 2018-10-25 标签: Ice Lake
经过实际验证的创新性片上网络互连知识产权(IP)产品的领先供应商Arteris IP今天宣布推出独立的最后一级高速 缓存CodaCache(CodaCache LLC),用于高性能的系统级芯片(SoC)。 Arteris IP 的CodaCache LLC的可配置性极强,能够在整个系统范围改善性能并省电,同时可以与Arm® AMBA®AXI接口紧密无间地整合到系统级...
类别:存储技术 2018-09-07 标签: CodaCache
  由于单片机具有功能强,使用灵活,体积小,性价比高等特点,近年来在测控系统中得到广泛应用。而在许多场合,单片机作为下位机,担负着控制数据测量、采集和向上位机传送的任务,也即起着收集、缓冲和 储数据的作用。动态 储器DRAM具有容量大,价格低的特点,适合于数据量比较大的单片机应用系统;但其不足之处在于,必须在规定的时间范围内进行定时刷新。本节介绍一种单片机控制的动态数据 缓存...
类别:51单片机 2018-03-15 标签: 单片机控制 动态数据 缓存器
  读取一字节数据的程序段如下:    读取数据时,T1先置1,其后的RD信号将行地址送到地址线AB上,并使D。触发器锁 Tl,Q,变成低电平,使RAS有效(低电平),实现行选通;再置TO为l,其后的RD信号将列地址送到AB上,并产生CAS信号,使欲读出单元的数据出现在DB上。RD失效的上升沿使CAS失效,同时,D2触发器置1,使D1清零,RAS也失效变为高电平。经过RC延迟...
频率的1/12。若用12 MHz石英晶体作振荡器,则计数速率为1MHz。设定时参数为FFFFH - F63BH一09C4H,则定时刷新周期为2.5 ms。目前一般1 MB DRAM刷新周期为16 ms,所以定时参数值还可设置得大些。      数据 缓存器管理  数据 缓存器的管理可采用循环队列的方式。由主程序向上位机发送数据,并根据队列的头尾指针位置...
类别:51单片机 2018-03-15 标签: 单片机控制 动态数据 缓存器 DRAM
        随着高速处理器的不断发展,嵌入式系统应用的领域越来越广泛,高速大容量 缓存器被广泛应用于音视频系统中,然而专用的高速大容量 缓存芯片价格过于昂贵,传统SDRAM在带宽上已经逐渐无法满足应用要求,特别是对于多路数据多进多出时,两者都无法很好的满足要求,这里提出一种利用双沿随机动态 储器(DDR SDRAM)结合外加...
类别:消费电子 2018-02-19 标签: MIMO技术 视频缓存器 DDR
2015年初,那时还是学生时代,虚荣心作祟,自己打工买了部64GB版本的iPhone 6 Plus。“丝滑”流畅的系统体验让我享受到了旗舰机的裨益,同时也感受到了果粉们共同的痛点—— 储空间不够用, 缓存垃圾难清理。三年的使用外加酷爱拍照的我 了8000+张照片以及600+部视频, 储空间被撑得满满当当,本篇文章我找了五种解决隔代iPhone 储空间满了的方法,和我一样困惑...
类别:便携/移动产品 2017-12-27 标签: 苹果 iPhone 内存 缓存 瘦身
美国加利福尼亚州圣克拉拉市—在2017年Linley处理器大会上,从事商用系统芯片(SoC)互连IP的创新供应商ArterisIP今天宣布推出第三代Ncore 缓存一致性(Ncore 3 Cache Coherent Interconnect IP)互连 IP,以及用于保障功能安全(Functional Safety)的可选用Ncore Resilience 套件。Ncore...
类别:电子设计 2017-10-20 标签: ArterisIP
美国加利福尼亚州CAMPBELL,2017年9月19日——商用量产的片上系统(SoC)互连IP的创新供应商ArterisIP今天宣布,恩智浦半导体公司已经再次取得Ncore 缓存一致性互连IP(Ncore Cache Coherence IP)和Ncore Resilience套件的授权许可。 恩智浦前次参与了ArterisIP 2016年5月Ncore产品的发布...
类别:开发相关 2017-09-26 标签: 授权 数据保护
的U系列低压版产品已经上线,分别是Core i7-8650U、Core i7-8550U、Core i5-8350U、Core i5-8250U。  i7-8550U、i5-8250U此前已经曝光多次,但只知道是4核心,而现在可以确认,它们四个全部都是4核心8线程(没错i5也有超线程),三级 缓存8MB(i7)或者6MB(i5),都比七代产品翻了一番。  热设计功耗依然控制在很低...
类别:伟德国际娱乐 2017-08-21 标签: Intel 酷睿U

缓存资料下载

11.12.15 ADC寄 器地址映像 180 12 数字/模拟转换(DAC) 182 12.1 DAC简介 182 12.2 DAC主要特征 182 12.3 DAC功能描述 183 12.3.1 使能DAC通道 183 12.3.2 使能DAC输出 缓存 184 12.3.3 DAC数据格式 184 12.3.4 DAC转换 185 12.3.5...
类别: 2013年06月26日 标签: STM32F10xxx
 8310.3   按需装入页面 8410.4   交换 8510.5   共享虚拟内  8510.6   取控制 8510.7   高速 缓存 8610.7.1   缓冲区高速 缓存 8610.7.2 ...
类别: 2014年03月05日 标签: LINUX系统分析与高级编程技术
记录 缓存记录 缓存记录 缓存记录 缓存记录 缓存记录 缓存...
类别: 2014年03月05日 标签: 记录 缓存
针对当前只能在一个集成光电芯片上实现容量为几十个分组的光先来先服务(FCFS) 缓存,大规模的光 缓存仍无法实现的问题,利用接入链路速率远小于骨干链路速率这一特性,在牺牲25%的链路利用率的条件下,讨论小 缓存能否满足采用CIOQ 缓存队列的全光分组交换路由器的性能需求。从理论上证明采用CIOQ 缓存队列的路由器的 缓存需求小于采用OQ 缓存队列的 缓存需求,通过分析和仿真发现,20 个分组的 缓存即可...
类别: 2013年09月22日 标签: 全光分组交换路由器缓存需求研究
关于代码的解释(以区为单位):1区中,当读取文件时,先把文件内容读到 缓存中,当调用in.readLine()时,再从 缓存中以字符的方式读取数据(以下简称“ 缓存字节读取方式”)。1b区中,由于想以 缓存字节读取方式从标准IO(键盘)中读取数据,所以要先把标准IO(System.in)转换成字符导向的stream,再进行BufferedReader封装。2区中,要以字符的形式从一个String对象中...
类别: 2014年03月05日 标签: 关于代码的解释 以区为单位 :1区中
;1597.9.3   Scheduling Lab示例应用程序 1607.10   亲缘性 167第8章   用户方式中线程的同步 1728.1   原子访问:互锁的函数家族 1728.2   高速 缓存行 1778.3   高级线程同步 ...
类别: 2013年09月22日 标签: WINDOWS核心编程下载
关联性  第8章 用户模式下的线程同步   8.1 原子访问:Interlocked系列函数   8.2 高速 缓存行   8.3 高级线程同步需要避免使用的一种方法   8.4 关键段    8.4.1 关键段:细节    8.4.2 关键段和旋转锁    8.4.3 关键段和错误处理   8.5 Slim读/写锁   8.6 条件变量    8.6.1 Queue示例程序    8.6.2...
类别: 2013年07月15日 标签: Windows核心编程
  USART 发送中断操作  12.3  控制与状态寄 器  12.3.1  USART 控制寄 器 UCTL  12.3.2  发送控制寄 器 UTCTL  12.3.3  接收控制寄 器 URCTL  12.3.4  波特率选择和调制控制寄 器  12.3.5  USART 接收数据 缓存 URXBUF  12.3.6  USART 发送数据 缓存 UTXBUF  12.4  UART 模式...
类别: 2013年01月12日 标签: MSP430
对CCD 航天相机在轨摄像时下传图像数据进行后期处理时,首先要解决的问题是实时可靠地记录和 储数据,其中的关键技术是稳定无误地 缓存高速数据流。本文介绍了一种基于“乒乓操作”思想和数据流码制转换技术的高速数据 缓存系统。该系统用于空间相机地面测试系统的高速数据传输接口时,能可靠地对前级系统CCD下传的高速数据流进行无缝 缓存。关键词:乒乓操作;高速数据;码制转换;无缝 缓存电荷耦合器件(CCD)是一个...
类别: 2013年09月18日 标签: 高速数据采集系统的数据流无缝缓存技术
本文基于为嵌入式系统中接口间的数据透明传输提供 缓存区的建模设计的目的,采用了分层的设计方式,通过分析并定义了在数据透明传播时所需的接口间映射关系和 缓存层次分类,并结合不同数据流对于其 缓存区的不同需求,从最简单的数据流需求开始逐渐增加数据流需求,最终设计出一系列不同层次的 缓存模型,其中着重设计了无嵌套分块 缓存及可嵌套分块 缓存这两种形式的 缓存模型。...
类别: 2018年09月03日 标签: 缓存块 有序收发 接口映射 嵌套

缓存相关帖子

0

0

调制解调器以及高级音频功能,以及ARM7EJ-STM核心,专用处理器运行蓝牙基带和链路控制协议,如以及蓝牙无线电控制。 站台MT6276能够运行ARM1176JZSTM RISC高达611兆赫的处理器,从而提供快速的数据处理能力。除了高时钟频率、单独的代码和数据 缓存也进一步提高系统整体效率。对于大量数据传输,高性能具有硬件流的直接内 访问实现了控制,大大提高了数据质量降低单片机处负载时的移动速度针对...
0次浏览 2018-12-29

0

0

、安全性等的管理,有使用SpringMVC作为表示层技术以及使用Spring提供的持久化支持进行Web项目开发的经验,熟悉Spring对其他框架的整合。   4、熟练的使用Hibernate、MyBatis等ORM框架,熟悉Hibernate和MyBatis的核心API,对Hibernate的关联映射、继承映射、组件映射、 缓存机制、事务管理以及性能调优等有深入的理解。   5、熟练的使用HTML...
0次浏览 2018-12-29 标签: 学习java

0

0

数据显示界面了,需要注意的是空白的data是不能添加到显示panel的。提供了10M的数据空间,用来对数据进行 缓存和保 。 【NXP Rapid IoT评测】+手机同步器之三...
101次浏览 2018-12-28

0

0

核心网(基于S1接口)去处理此类业务,其效率将非常低且有过载的风险,因此,需要最小化整个EPS系统的信令开销,尤其是空口部分(如:RRC连接的建立和释放),此外,还需要加强EPS系统安全流程(此部分是由SA WG出)。 目前有两种优化方向,一种是基于控制面的优化方案,即通过NAS过程来传送小包;另外一种是基于用户面的优化方案,即通过RRC suspend 态在UE 和RAN节点同时 缓存用户...
0次浏览 2018-12-28

0

0

解决方案。基于32位ARM926EJ-STM RISC处理器,MT6235的卓越处理能力,以及高带宽架构和专用硬件支持,提供前所未有的高性能平台GPRS/EDGE 12类MODEM应用。总体而言,MT6235是一个革命性的移动平台设备。 站台MT6235能够运行ARM926EJ-STM RISC处理器最高208MHz,从而提供快速数据处理能力。除了闹钟频率、单独的CODE和数据 缓存也是包括进一步提高...
0次浏览 2018-12-27

0

0

,可以提供400MB/s或者3.2Gbps的数据吞吐速率。       目前,主要应用为2G BB的SIP (MXK, SPXD, RXA)、智能语音交互、可穿戴设备的GUI动画显示 储、图片数据 缓存等应用。串行PSRAM容量从2MB到8MB,并行PSRAM,容量从4MB到16MB。 MCU外扩SRAM的一种新方法...
0次浏览 2018-12-27

0

0

=======*/ #ifdef  ENCODE                        /*=======编码=======*/ //要编码的数据  发送 缓存 char addr0; char dat0; char...
0次浏览 2018-12-25

0

0

储器空间划分成两个,分别 储程序和数据。它们有两组总线连接到处理器核,允许同时对它们进行访问。这种安排将处理器 贮器的带宽加倍,更重要的是同时为处理器核提供数据与指令。在这种布局下,DSP得以实现单周期的MAC指令。       还有一个问题,即现在典型的高性能GPP实际上已包含两个片内高速 缓存,一个是数据,一个是指令,它们直接连接到处理器核,以加快运行时的访问...
0次浏览 2018-12-25

0

0

并借助相关的开发工具对处理器内核进行参数表征。更重要的是,它能实现真正需要的功能和对应需要的逻辑消耗。 在基于Altera的灵活MCU应用中,Nios®II嵌入式处理器采用的是具有32位独立地址和数据总线的标准RISC架构。两条总线都通过独立 缓存操控,且可连续独立地接入总线系统。最后,由系统架构师决定对程序和数据是采用独立的 储空间还是共享 储器。Nios®II...
0次浏览 2018-12-25

0

0

来隔离。   假如示波器的触发电路坏了,示波器仍然可以工作,只是这时候看到的波形在屏幕上来回“晃动”,或者说在屏幕上不停闪烁。这其实相当于您将触发模式设置为“Auto”状态并把触发电平设置得超过信号的最大或最小幅值。示波器的采集 储器是一个循环 缓存,新的数据会不断覆盖老的数据,直到采集过程结束。如图一所示。没有触发电路,这些采集的数据不断地这样新老交替,在屏幕上视觉上感觉波形在来回“晃动...
0次浏览 2018-12-24

缓存视频

MIT无论是在美国还是全世界都有非常重要的影响力,培养了众多对世界产生重大影响的人士,是全球高科技和高等研究的先驱领导大学。本视频教程主要讲授高效率算法的设计及分析技巧,并着重在有实用价值的方法上。课程主题包含了排序、堆积及散列;各个击破法、动态规划、网络流、计算几何、数字理论性算法、高速缓存技术及...
2018-06-10 标签: 算法

(1) 操作系统运行机制,中断/异常处理过程,系统调用及系统使用接口。在课堂重点说明操作系统内核功能程序的运行机制,用与日常生活类比方法讲解中断作用及实现技术,用实际操作系统界面演示操作系统实用程序,在课后实验中让学生编写一个 shell 命令解释器理解系统使用接口并在编程中使用系统调用。...
2018-10-21 标签: Linux 操作系统 OS

小广播

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191
电子工程世界版权所有 京ICP证060456号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved