英特尔在7nm将依靠EUV技术实现

2019-01-02来源: 工商时报 关键字:7nm  英特尔

随着晶圆代工厂台积电及记忆体厂三星电子的7纳米逻辑制程均支援极紫外光(EUV)微影技术,并会在2019年进入量产阶段,半导体龙头英特尔也确定正在开发中的7纳米制程会支援新一代EUV技术。

 

英特尔10纳米制程推进不如预期,导致14纳米产能供不应求,并造成2018年第四季以来的处理器缺货问题,预期要等到2019年第二季才会获得纾解。英特尔日前已宣布将扩大资本支出提升产能,并且预期10纳米Ice Lake处理器将在今年第四季量产出货。

 

至于英特尔未来制程微缩计划,据外电报导,掌管英特尔制程及制造业务技术及系统架构事业的总裁兼首席工程师Murthy Renduchintala日前指出,10纳米制程与2014年订定的制程标准相同,不论性能、密度、功耗等都保持不变。另外,有了10纳米的制程研发经验,英特尔7纳米发展良好,并将加入新一代EUV微影技术,由于10纳米及7纳米是由不同团队开发,7纳米EUV制程不会受到10纳米制程延迟影响。不过,英特尔未提及7纳米何时可进入量产。

 

 

据猜测,英特尔原原计划10nm后第四年推出,所以就是2020年底,假如真能做到,那么10nm制程将会是最短命的一代制程。

 

按照估计,Intel可能还要配置多20~40台ASML的7nm EUV光刻机来达到月产10万片的能力。(7nm EUV光刻机单台售价1.2亿美元。)

 

业界指出,台积电及三星的7纳米EUV制程2019年逐步提升产能,但要开始真正大量进行投片量产,应该要等到2020年之后。英特尔的7纳米EUV制程要真正进入生产阶段,预期也要等到2020年或2021年之后。不过,以三大半导体厂的计划来看,EUV微影技术将成为7纳米及更先进制程的主流。


EUV光刻技术发展态势

 

光刻(lithography)为集成电路微细化的最关键技术。当前在16/14nm节点乃至10及7nm节点,芯片制造商普遍还在使用193nm ArF浸润式光刻机+多重成像技术,但采用多重成像技术后将增加曝光次数,导致成本显著上升及良率、产出下降等问题。根据相关企业的规划,在7/5nm节点,芯片生产将导入极紫外(EUV)光刻技术,EUV光刻使用13.5nm波长的极紫外光,能够形成更为精细的曝光图像。芯片厂商计划将EUV光刻应用到最困难的光刻工序,即金属1层以及过孔生成工序,而其他大部分工序则仍将延用193nm ArF浸润式光刻机+多重成像来制作。据EUV光刻机生产商阿斯麦(ASML)称,相比浸润式光刻+三重成像技术,EUV光刻技术能够将金属层的制作成本降低9%,过孔的制作成本降低28%。

 

EUV光刻的关键技术包括EUV光源和高数值孔径(NA)镜头,前者关乎光刻机的吞吐量(Throughput),后者关乎光刻机的分辨率(Resolution)和套刻误差(Overlay)能力等。目前,全球EUV光刻机生产基本上由荷兰阿斯麦公司所垄断,其最新 NXE:3400B EUV机型,采用245W光源,在实验条件下,未使用掩膜保护膜(pellicle),已实现每小时曝光140片晶圆的吞吐量;该机型在用户端的测试中,可达到每小时曝光125片晶圆的吞吐量,套刻误差2nm;按照阿斯麦公司EUV技术路线规划,公司将在2018年底前,通过技术升级使NXE:3400B EUV机型的套刻误差减小到1.7nm以下,满足5nm制程的工艺需求;在2019年中,采用250W EUV光源,达到每小时145片晶圆的量产吞吐量;在2020年,推出升级版的NXE:3400C EUV机型,采用250W EUV光源达到155片/时的量产吞吐量。总体上,目前的250W EUV光源已经可以满足7nm甚至5nm制程的要求,但针对下一代的EUV光源仍有待开发。据估算,在3nm技术节点,对EUV光源的功率要求将提升到500W,到了1nm技术节点,光源功率要求甚至将达到1KW。

 

高数值孔径(High-NA)光学系统方面,由于极紫外光会被所有材料(包括各种气体)吸收,因此极紫外光光刻必需在真空环境下,并且使用反射式透镜进行。目前,阿斯麦公司已开发出数值孔径为0.33的EUV光刻机镜头,阿斯麦正在为3nm及以下制程采开发更高数值孔径(NA)光学系统,公司与卡尔蔡司公司合作开发的数值孔径为0.5的光学系统,预计在2023-2024年后量产,该光学系统分辨率(Resolution)和生产时的套刻误差(Overlay)比现有系统高出70%,每小时可以处理 185 片晶圆。

 

除光刻机之外,EUV光刻要在芯片量产中应用仍有一些技术问题有待进一步解决,如:光刻胶、掩膜、掩膜保护薄膜(pellicle)。

 

光刻胶方面,要实现大规模量产要求光刻胶的照射反应剂量水平必须不高于20mJ/cm2。而目前要想得到完美的成像,EUV光刻胶的照射剂量普遍需要达到30-40mJ/cm2。在30mJ/cm2剂量水平,250w光源的EUV光刻机每小时吞吐量只能达到90片,显著低于理想的125片。由于EUV光刻产生的一些光子随机效应,要想降低光刻胶的照射剂量水平仍需克服一系列挑战。其中之一是所谓的光子发射噪声现象。光子是光的基本粒子,成像过程中照射光光子数量的变化会影响EUV光刻胶的性能,因此会产生一些不希望有的成像缺陷,比如:线边缘粗糙(line-edge roughness:LER)等。

 

光掩膜版,EUV光刻使用镜面反射光而不是用透镜折射光,因此EUV光刻采用的光掩膜版也需要改成反射型,改用覆盖在基体上的硅和钼层来制作。同时,EUV光刻对光掩膜版的准确度、精密度、复杂度要求比以往更高。当前制作掩膜版普遍使用的可变形状电子束设备(VSB),其写入时间成为最大的挑战,解决方案之一是采用多束电子束设备。包括IMS公司、NuFlare公司等已在开发相关多束电子束产品,多束电子束设备能够提高光掩膜版制作效率,降低成本,还有助于提高光掩膜版的良率。未来,大部分EUV光掩膜版仍可以使用可变形状电子束设备来制作,但是对少数复杂芯片而言,要想保持加工速度,必须使用多束电子束设备。

 

EUV薄膜,EUV薄膜作为光掩膜的保护层,提供阻隔外界污染的实体屏障,可以防止微尘或挥发气体污染光掩膜表面,减少光掩膜使用时的清洁和检验。阿斯麦公司已经开发出83%透射率的薄膜,在采用245W光源,测试可达到100 片晶圆/时吞吐量,阿斯麦的目标是开发出透射率90%的透明薄膜,可承受300W的EUV光源,实现125片晶圆/时的吞吐量。

 

初期,EUV光刻还是主要应用于高端逻辑芯片、存储芯片的生产,主要芯片企业已相继宣布了各自导入EUV光刻的计划。

 


关键字:7nm  英特尔

编辑:muyan 引用地址:http://www.businessbeacon.net/manufacture/2019/ic-news010227431.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。

上一篇:华为新芯片订单被台积电垄断
下一篇:最后一页

关注eeworld公众号 快捷获取更多信息
关注eeworld公众号
快捷获取更多信息
关注eeworld服务号 享受更多官方福利
关注eeworld服务号
享受更多官方福利

推荐阅读

看那看国外厂商正在发力研究的这些新技术

。 在今年的IEDM上,我们看到以下新技术趋势: 三星力推下一代3nm GAA-FET 在今年五月份的Samsung Foundry Forum论坛上,韩国半导体巨头宣布了他们的工艺路线图。按照三星规划,其将首次采用EUV光刻(极紫外光刻)的7nm LPP(Low Power Plus)工艺技术将于今年下半年投产。关键IP正在研发中,明年上半年完成;7nm之后将会是其5nm LPE(Low Power Early),能实现更大面积的电路缩放和更低的功耗;在这之后,便会迎来4nm LPE/LPP制程工艺,这也是三星最后一次应用高度成熟和行业验证的FinFET立体晶体管技术。 三星路线图 
发表于 2018-12-24

7nm帮助台积电在第三季度达成创纪录的收入

据业内人士透露,7nm将帮助台积电在第三季度达成创纪录的收入之后,第四季度继续创造新高。同时,尽管传闻苹果砍掉了一部分A12处理器订单,台积电仍然预计到明年会有100多款基于7nm、7nm EUV极紫外光刻工艺的芯片完成流片,在今年50款的基础上翻一番还多,其中不乏华为麒麟、高通、AMD、NVIDIA、Xillinx这样得到大客户。因此,台积电对于7nm工艺未来几年的前景非常乐观,预计相关年收入可以稳定达到100-120亿美元。台积电此前曾宣布,7nm EVU已经首次完成芯片流片,这是台积电首次应用EUV技术,虽然仅限少数关键层。魏哲家则透露,台积电计划在2020年大规模量产7nm EUV。台积电7nm目前正在全速开工,将在今年
发表于 2018-12-17

英特尔高层:10nm制程迟到未阻碍7nm制程发展

英特尔的10nm工艺技术最初计划在2016年下半年进入量产阶段,至今仍却迟未被公司使用,目前,该制程仅用于生产少量CPU,毫无疑问地,英特尔在其10nm工艺上遭遇了数年的延迟,严重影响了公司的产品阵容及其业务,更造成全球CPU供货吃紧。而随着早先高通宣布推出首款适用于Windows的7nm处理器Snapdragon 8cx,英特尔技术部执行长Murthy Renduchintala在近期第39届纳斯达克投资者大会上揭露了其7nm制程的生产计划。证实了7nm技术正按照其原始计划引入,英特尔的10nm可能是一个短暂的节点。产业界中如台积电已经开始在其7奈米FinFET工艺晶片的量产,而三星10月时亦宣布,其7nm低功耗(LPP
发表于 2018-12-11

苹果、高通及海思纷纷下调7nm投片量

  出自:台湾工商时报  科技业前景低迷,连最上游的晶圆代工也感受寒意?业界传出,苹果明年上半年依惯例降低7纳米投片,原本预期高通、海思的投片量可望补上缺口,但高通及海思近期再度下调展望及投片预估,导致台积电明年上半年7纳米产能利用率无法达到满载预期,甚至可能仅有八、九成左右,淡季效应恐会相当明显。  晶圆代工龙头台积电对于明年市况仍然三缄其口,要等到明年1月中旬的法人说明会才正式对外说明,但有关台积电明年上半年先进制程接单不如预期消息却持续不断。  以苹果生产链来看,iPhone销售情况不尽理想,加上今年下半年已先备好库存,因此明年上半年将如过去几年一样模式,开始逐季下调7纳米A12应用处理器投片量。至于苹果虽重启iPhone 8
发表于 2018-12-11

看好5G和AI发展,台积电5nm明年试产

的浪潮下,电晶体势必底更小,以纳米计算,而且彼此排列得更密。能提供如此制程的代工厂,便能获得世界各IC设计厂的青睐。 目前台积电是唯一迈向5纳米制程的公司,7纳米制程则是三星,英特尔仍在10纳米制程徘徊。台积电250亿美元豪赌5nm工艺 摩尔定律问世50年多来一直指导着半导体行业的发展,但在10nm节点之后普遍认为摩尔定律将会失效,制程工艺升级越来越难。今年台积电、三星及Globalfoundries将把制程工艺推进到7nm。下一个节点是5nm,台积电在今年六月的半导体技术论坛上宣布将投资250亿美元研发、生产5nm工艺,预计2020年问世。 据之前的资料,与初代7nm工艺相比,台积电的5nm工艺
发表于 2018-12-07

EUVL技术是英特尔突破7nm技术的关键所在

按照其原始计划进行引入。英特尔在过去曾多次表示,他们为10纳米制造工艺设定了过于激进的缩放/晶体管密度目标,这也是他们在过去多年在开发过程中遇到问题的原因。根据英特尔的计划,他们的10制造技术完全依赖于工作在193纳米波长的深紫外光光刻机(DUVL)。为了实现英特尔在10纳米上实现的精细特征尺寸,该过程必须大量使用多重图案。根据英特尔的说法,在这个过程中碰到的一个主要问题恰恰就是他们对多重图形的大量使用(SAQP曝光技术,即自对准四重曝光)。日前,英特尔首席工程官兼技术,系统架构和客户群总裁Murthy Renduchintala在纳斯达克第39届投资者大会上透露了公司的7nm计划,他表示:“我们有一个相对独立的团队在进行7纳米产品
发表于 2018-12-07

小广播

相关热搜器件

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2018 EEWORLD.com.cn, Inc. All rights reserved
pt type="text/javascript" src="//v3.jiathis.com/code/jia.js?uid=2113614" charset="utf-8">